キヤノンは、解像力10nm※1台の高度な微細加工を実現するナノインプリント技術を用いた、次世代半導体製造装置の開発を進めています。
開発中のナノインプリント半導体製造装置
クラスター化のイメージ図
EUV※2を用いた次世代半導体露光装置が先端微細加工領域において主流とされるなか、キヤノンは、解像力10nm台の高度な微細加工を実現するナノインプリント技術の研究を2004年より続けてきました。特に2009年以降、同技術を用いた次世代半導体製造装置の量産を目指し、大手半導体メーカーやCanon Nanotechnologies, Inc.（2014年4月完全子会社化）と共同で開発を加速してきました。欠陥制御技術の確立、重ね合わせ精度の向上など、技術開発が進んでおり、2015年内の製品化を目指しています。
マスク（原版）をウエハー上のレジスト（樹脂）に直接押しつけることで、マスクに彫りこまれた回路パターンを忠実に転写できるため、光露光装置※3に比べ、高解像度で均一性のある回路パターンが描けます。また、ナノインプリント半導体製造装置では、光露光装置に使用されている光源や大口径のレンズ群が不要であるため、装置自体をシンプルな構造かつコンパクトにすることができ、複数台の装置をクラスター化して設置することにより、生産性を高めることが可能です。
光露光装置に比べ、半導体デバイスの製造コストを大幅に削減できるため、高精細半導体デバイスのCoO（Cost of Ownership）低減を求める半導体メーカーの高いニーズに対応します。本装置の導入先として、まずはフラッシュメモリーを製造するメモリーメーカーを予定していますが、将来的には、DRAMやロジック系半導体の生産への適用も目指しています。
なお、2015年2月22日～26日に米国カリフォルニア州サンノゼで開催される、半導体リソグラフィ技術に関する国際会議「SPIE Advanced Lithography 2015」において、キヤノンは本装置の開発進捗について講演を行う予定です。
